|
通過(guò)對(duì)Blackfin處理器的學(xué)習(xí)和理解，現(xiàn)對(duì)該處理器在硬件設(shè)計(jì)上的注意事項(xiàng)作一下小結(jié)，以作參考。
1、5V兼容性：加到信號(hào)上的非標(biāo)稱(chēng)的5伏電壓，可能會(huì)損壞器件并引起故障，Blackfin處理器的輸出端不得連接到要求5V電壓器件的輸入端，大多數(shù)Blackfin處理器的信號(hào)引腳不兼容5V電壓，但也有例外，如某些雙線接口信號(hào)(TWI)。如果需要，則處理器的其他信號(hào)引腳都需要使用電平轉(zhuǎn)換器，使其電壓小于等于處理器數(shù)據(jù)手冊(cè)中規(guī)定的絕對(duì)最大值。對(duì)于CAN發(fā)送接收器和ATAPI接口，通常都需要使用電平轉(zhuǎn)換器。為了防止高電壓，僅用限流電阻不能提供足夠的保護(hù)。
2、信號(hào)完整性：在間歇通信故障內(nèi)信號(hào)快速上升與下降時(shí)間是產(chǎn)生信號(hào)完整性問(wèn)題的首要原因。對(duì)不同的信號(hào)Blackfin處理器有不同的邊沿速率。同樣地，某些信號(hào)對(duì)噪聲和信號(hào)反射更加敏感，因此，僅用簡(jiǎn)單的信號(hào)完整性分析方法防止傳輸線反射，將引入附加的時(shí)鐘和同步信號(hào)。對(duì)于以下信號(hào)，短的布線長(zhǎng)度和串接終端匹配是非常關(guān)鍵的：
1）CLKIN信號(hào)需要在驅(qū)動(dòng)端使用串接一個(gè)單獨(dú)的阻抗匹配電阻；
2）SPORT 串行口接口信號(hào)(TCLK，RCLK，RFS，和TFS)需要使用終端匹配；
3）PPI信號(hào)，如PPI_CLK和同步信號(hào)，也將受益于這些標(biāo)準(zhǔn)的信號(hào)完整性技術(shù);
4）SDRAM時(shí)鐘、控制、地址和數(shù)據(jù)信號(hào)也將受益于這些降低電磁干擾(EMI)的串接終端匹配.
3、/RESET 驅(qū)動(dòng)：大部分Blackfin處理器的輸入信號(hào)沒(méi)有滯后現(xiàn)象，因此，需要單調(diào)上升或者下降的輸入信號(hào)。由于R/C時(shí)延電路對(duì)噪聲比較敏感，因此/RESET信號(hào)也不應(yīng)直接與R/C時(shí)延電路相連，而/RESET信號(hào)應(yīng)該通過(guò)專(zhuān)用的復(fù)位監(jiān)控芯片提供.
4、旁路電容： 當(dāng)處理器工作在更高速度時(shí)，內(nèi)部電源供應(yīng)引腳加合適的旁路電容將十分關(guān)鍵。高頻工作時(shí)，電容中討厭的寄生電感和布線會(huì)降低旁路電容的有效性。當(dāng)處理器運(yùn)行速度高于100MHz時(shí)，采取以下兩項(xiàng)措施十分必要。第一，電容必須在物理尺寸上很小，且其引線應(yīng)很短以減少電感量。大小為0402封裝的表貼電容將比尺寸大的電容有更好的效果；第二，較小的電容值將提高LC電路的諧振頻率。對(duì)于VDDINT電源濾波，雖然0.1uF的電容在50MHz以下工作效果好，但在500MHz范圍，更適合使用0.1，0.01，0.001uF，甚至是100pF電容的組合進(jìn)行濾波。
5、GPIO 口信號(hào)用于輸入或者輸出：在上電復(fù)位時(shí)，所有通用信號(hào)都是輸入信號(hào)。但在加載過(guò)程中，部分信號(hào)可能變?yōu)檩敵鲂盘?hào)，這取決于選擇的加載模式，如HWAIT，該信號(hào)在所有加載模式中都是輸出信號(hào)。當(dāng)外部器件驅(qū)動(dòng)輸出信號(hào)時(shí)，該信號(hào)不能用作輸入信號(hào)。如果在引導(dǎo)加載階段，HWAIT的電平很關(guān)鍵，該信號(hào)也不能用于輸出。在復(fù)位后，GPIO信號(hào)要用作輸出信號(hào)，需要使用上拉或者下拉電阻確定其狀態(tài)。這里主要考慮輸出信號(hào)，包括器件使能信號(hào)(如NAND閃存)和通信握手信號(hào)，比如 HWAIT，UARTxTX，UARTxRTS，CANxTX，選擇從輸入輸出的SPI，串行TWI，以及所有的片選信號(hào)。一些通用輸出可以在5V狀態(tài)使用，比如SDA和SCL在所有工作模式中都是漏極開(kāi)路的，這些引腳在數(shù)據(jù)手冊(cè)中列出了，且用作通用輸出時(shí)需要上拉。但這些信號(hào)引腳的容性會(huì)限制信號(hào)的輸出速度。
6、晶體輸入：除了供給處理器的內(nèi)核時(shí)鐘CCLK和外設(shè)時(shí)鐘SCLK外，Blackfin處理器還有其他的局部時(shí)鐘域，如實(shí)時(shí)時(shí)鐘，以太網(wǎng)，USB和MXVR。與CLKIN和XTAL類(lèi)似，這些時(shí)鐘域也可以用晶體或者外部時(shí)鐘驅(qū)動(dòng)輸入。外部時(shí)鐘可以是方波或者正弦波，如果使用正弦波，則電壓電平必須維持在數(shù)據(jù)手冊(cè)限制的最小值和最大值之間。某些外設(shè)XTAL引腳也可以用處理器的CLKBUF輸出信號(hào)驅(qū)動(dòng)。如果使用外部時(shí)鐘，而不是晶體，則相應(yīng)的XTAL輸出信號(hào)必須懸空；如果使用晶體，則應(yīng)查閱數(shù)據(jù)手冊(cè)和晶體特性，并使用推薦的串接或者并接電阻。小的晶體不要使之負(fù)載過(guò)重，這一點(diǎn)也十分重要。如果應(yīng)用中沒(méi)有用到時(shí)鐘域，則應(yīng)當(dāng)將時(shí)鐘輸入信號(hào)上拉或下拉，防止振蕩. | 
