SHARC 處理器的系統(tǒng)設(shè)計(jì)中有一些關(guān)鍵的信息，這些信息旨在幫助硬件工程師，固件或軟件工程師減少設(shè)計(jì)周期。
下面的一些建議在各個(gè) SHARC 處理器硬件參考手冊(cè)中也有說(shuō)明，這些建議主要分為三部分：硬件電路設(shè)計(jì)指導(dǎo)，軟件程序和竅門(mén)以及調(diào)試技巧。除非特別說(shuō)明，這些技巧適用于所有 SHARC 處理器。
硬件和電路板設(shè)計(jì)檢查點(diǎn)（這部分為電路板設(shè)計(jì)者提供技巧）
SPI 接口
ADSP-2126x 和 ADSP-21362/3/4/5/6 vs. ADSP-21367/8/9 和 ADSP-2137x SHARC 處理器的 SPI 引導(dǎo)接口
以上列出的 SHARC 處理器都支持從 SPI 存儲(chǔ)設(shè)備進(jìn)行引導(dǎo)裝載。當(dāng)配置為 SPI flash 啟動(dòng)時(shí)，它們 能夠從板上的 SPI 存儲(chǔ)設(shè)備中進(jìn)行應(yīng)用程序鏡像的引導(dǎo)裝載。
大多數(shù)常用的 SPI flash 設(shè)備在上電后執(zhí)行第一條指令前都需要一個(gè)片選信號(hào)的下降沿。對(duì)于 ADSP-2126x 和 ADSP-21362/3/4/5/6 的 SPI flash 片選需要 4.7KΩ 上拉電阻。因?yàn)闆](méi)有內(nèi)部上拉信號(hào)， 這些處理器不能自動(dòng)產(chǎn)生邏輯高/低轉(zhuǎn)換，所以，在處理器驅(qū)動(dòng)第一條指令之前，SPI flash 片選信號(hào) 可能處于邏輯低(或者未定義)的狀態(tài)。由于具有內(nèi)部上拉電阻，ADSP-21367/8/9 和 ADSP-2137x 處 理器不再需要上拉電阻就可以保證 SPI flash 引導(dǎo)裝載操作過(guò)程中所需的下降沿。ST Microelectronics MP25P80 串行 flash 設(shè)備就是有此要求的設(shè)備之一。
MOSI 和 MISO SPI
接口要求所有 MOSI 管腳和 MISO 管腳分別連接在一起。為了避免可能對(duì)管腳造成損壞，請(qǐng)檢查 是否有管腳被交換。MISO 與 MISO，MOSI 與 MOSI 相連接。如果外設(shè)管腳的名字是 DIN 或 DOUT， 按照它們的主從功能進(jìn)行連接。恰當(dāng)?shù)脑韴D信號(hào)名字可以避免混淆。
JTAG 設(shè)計(jì)和引導(dǎo)問(wèn)題
大部分系統(tǒng)最初都設(shè)計(jì)了 JTAG 連接，這樣原型和預(yù)生產(chǎn)單元可以通過(guò) JTAG ICE(在線硬件仿真器) 進(jìn)行測(cè)試和調(diào)試。這時(shí)，JTAG /TRST 信號(hào)(TAP reset)是由 ICE 驅(qū)動(dòng)。然而，如果系統(tǒng)運(yùn)行在由引導(dǎo) 操作下的獨(dú)立模式或 ICE 沒(méi)有使用的時(shí)候，需將/TRST 信號(hào)接地。如果未將/TRST 接地，將導(dǎo)致運(yùn)行 時(shí)引導(dǎo)失敗或內(nèi)存訪問(wèn)失敗。此外，因?yàn)镾HARC 處理器的該信號(hào)已有片上上拉電阻，不建議使用/TRST 的下拉電阻。JTAG 系統(tǒng)設(shè)計(jì)指導(dǎo)請(qǐng)參考 Analog Device JTAG Emulation Technical Reference(EE-68)。
雙線接口(TWI)
片上的雙線接口是 I 2 C 兼容的外設(shè)。因?yàn)?SCL 和 SDA 都是開(kāi)漏極，所有 TWI 信號(hào)需要按照 I 2 C 標(biāo) 準(zhǔn)增加上拉電阻。(參照 I 2 C 標(biāo)準(zhǔn)和 I 2 C 兼容設(shè)備數(shù)據(jù)手冊(cè)確定上拉電阻值)。
驅(qū)動(dòng)/RESET 輸入
避免使用 RC(電阻/電容)電路驅(qū)動(dòng) SHARC 處理器的/RESET 輸入信號(hào)。建議使用電源監(jiān)控芯片驅(qū)動(dòng) 上電和手動(dòng)/RESET 信號(hào)。RC 網(wǎng)絡(luò)與施密特觸發(fā)電平門(mén)結(jié)合也可以驅(qū)動(dòng)/RESET 輸入。
旁路電容
在高速操作環(huán)境下，為內(nèi)部供電選擇適當(dāng)?shù)呐月冯娙莺荜P(guān)鍵。電容和電路上的多余寄生電感會(huì)降低 高頻環(huán)境下的效率。當(dāng)處理器工作在 100MHz 以上時(shí)，有兩個(gè)問(wèn)題是必須考慮的。首先，電容應(yīng)該 體積小，同時(shí)引線短以減小電感。大小為 0402 的表貼電容比大體積電容具有更好效果。其次，小電 容容易在 LC 電路中激起共震頻率。盡管幾個(gè) 0.1uF 電容在 50MHz 以下工作正常，500MHz 的 VDD_INT 首選 0.1，0.01，0.001uF 混合連接甚至 100pF 電容。
AVDD 供電的濾波電路
這部分適用于 ADSP-2116x，ADSP-2126x 和 ADSP-21362/3/4/5/6 的 SHARC 處理器。這些器件的數(shù) 據(jù)手冊(cè)推薦為片上的 PLL 的 AVDD 供電提供濾波電路。老版本數(shù)據(jù)手冊(cè)建議使用 10Ω 串聯(lián)電阻， 為了更好的抗噪和 PLL 穩(wěn)定性，現(xiàn)在采用高阻抗(600-1000Ω@100MHz)的鐵氧體磁珠。
未用的輸入信號(hào)
決不允許未使用的處理器輸入管腳懸空。根據(jù)輸入信號(hào)的活動(dòng)極性，使用上拉或下拉電阻。上拉電 阻建議阻值為 10KΩ，下拉電阻建議阻值為 100Ω。只有內(nèi)部具有上拉或下拉電阻的輸入管腳允許懸 空。請(qǐng)查閱器件芯片數(shù)據(jù)手冊(cè)確定默認(rèn)下哪些輸入管腳有內(nèi)部上拉/下拉電阻。使信號(hào)線懸空，例如未使用的總線請(qǐng)求信號(hào)(/BRx)和主機(jī)突發(fā)請(qǐng)求(/HBR)懸空都可能導(dǎo)致引導(dǎo)失敗和在應(yīng)用程序運(yùn)行期 間的其它問(wèn)題。
EZ-KIT Lite 原理圖
EZ-KIT Lite®評(píng)估系統(tǒng)原理圖是很好的入門(mén)參考。因?yàn)?EZ-KIT Lite 是作為評(píng)估和開(kāi)發(fā)使用，有時(shí)會(huì) 增加額外的電路。由于有時(shí)器件沒(méi)有安裝或者會(huì)增加一些器件以方便訪問(wèn)等原因，請(qǐng)仔細(xì)閱讀 EZ-KIT Lite 開(kāi)發(fā)板的原理圖。可以從網(wǎng)上獲得 SHARC 處理器 EZ-KIT Lite 開(kāi)發(fā)板的設(shè)計(jì)數(shù)據(jù)庫(kù)， 這包括設(shè)計(jì)，布線，制作和裝配的所有電子信息： ftp://ftp.analog.com/pub/tools/Hardware/Reference_Designs.
測(cè)試點(diǎn)和信號(hào)訪問(wèn)
通過(guò)添加信號(hào)測(cè)試點(diǎn)可以幫助在原型板上調(diào)試處理器，信號(hào)例如 CLKOUT/RSTOUT，SDRAM 時(shí)鐘 (SDCLK)，/MSx 內(nèi)存頁(yè)面選擇，/BMS 以及/RESET。如果諸如引導(dǎo)模式(BOOTCFG)或者內(nèi)核時(shí)鐘 速率(CLKCFG)的管腳是直接連到電源或者接地，則在 BGA 封裝芯片上無(wú)法訪問(wèn)。為了便于調(diào)試， 使用上拉或下拉電阻而不要直接將信號(hào)接電源或地。
信號(hào)完整性技巧
快速信號(hào)的上升時(shí)間和下降時(shí)間是信號(hào)完整問(wèn)題的主要原因。SHARC 處理器管腳與管腳之間的邊沿 速率是不同的。同樣地，有的管腳比其它管腳對(duì)噪聲和反射更敏感。使用簡(jiǎn)單的信號(hào)完整性方法就 能夠避免引起外部時(shí)鐘和同步信號(hào)的傳輸線上的反射。下列外設(shè)和信號(hào)的短導(dǎo)線和串行終端十分關(guān)鍵：
- SPORT 接口信號(hào)(TCLK，RCLK，RFS 和 TFS)：這些信號(hào)上的噪聲和短脈沖會(huì)引起 SPORT 口功 能失常。征兆例如 SPORT 上鎖狀態(tài)，通道交換，通道移位和數(shù)據(jù)損壞都可能是由于這些信號(hào)線 上的短脈沖引起的。因此，未避免長(zhǎng)導(dǎo)線或仿真預(yù)示的反射結(jié)果，在這些線上需要使用終端電 阻。 „
- CLKIN 源端：使用無(wú)源晶振作為 CLKIN 的輸入，應(yīng)該根據(jù)晶體制造商的建議使用電容。盡量采 用基本模式晶振。如果使用有源晶振作為 CLKIN 的輸入，處理器的 XTAL 管腳懸空(不接)。請(qǐng) 參考數(shù)據(jù)手冊(cè)上 XTAL/CLKIN 電路設(shè)計(jì)，使用推薦的器件值。為避免將高速信號(hào)線靠近(下 面)XTAL/CLKIN 信號(hào)電路。串話可能引入噪聲，影響 PLL 的性能。當(dāng)使用外部振蕩器驅(qū)動(dòng) CLKIN，使用寬頻振蕩器減少由于時(shí)鐘源引入的 EMI.多 SHARC 處理器系統(tǒng)中，使用失真低的 時(shí)鐘緩存/驅(qū)動(dòng)器，用單獨(dú)時(shí)鐘振蕩器獲得 CLKIN 信號(hào)。 „
- SDRAM 時(shí)鐘，控制線，地址線以及數(shù)據(jù)線都可以從短導(dǎo)線和串行終端獲益，以避免反射，降低 不需要的 EMI。 „
- 盡量避免使用芯片插座，例如內(nèi)存芯片。插座會(huì)因?yàn)轭~外的塑料降低信號(hào)完整性性能。當(dāng)信號(hào)具有多個(gè)源端時(shí)，保持短導(dǎo)線可能會(huì)比較困難，此時(shí)使用仿真比較合適。IBIS 模型能協(xié)助信號(hào) 仿真，可從 Analog Device 的網(wǎng)站獲得。
常規(guī)指導(dǎo)原則
- SHARC 處理器上電：同時(shí)為兩個(gè)電源供電(VDDINT[內(nèi)核電源供電]和 VDDEXT[IO 電源供電])。 如果二者無(wú)法同時(shí)啟動(dòng)，在供電穩(wěn)定的時(shí)間差不能超過(guò)數(shù)據(jù)手冊(cè)上的說(shuō)明。(tIVDDEVDD[VDDINT 比 VDDEXT 超前的時(shí)間])。
- 復(fù)用信號(hào)：注意具有 I/O 功能的復(fù)用信號(hào)。這些信, 號(hào)在/RESET 以后具有默認(rèn)功能;軟件編程能實(shí) 現(xiàn)默認(rèn)功能和期望功能之間的轉(zhuǎn)換。從系統(tǒng)設(shè)計(jì)的觀點(diǎn)來(lái)看，可能導(dǎo)致信號(hào)沖突。例如下面的 例子：
- ADSP-21367/8/9SHARC 處理器，/MS2 和/MS3 與標(biāo)志和中斷管腳復(fù)用。上電以后，信號(hào)配 置為輸入。所以如果用作內(nèi)存選擇信號(hào)，這些信號(hào)需要使用上拉電阻避免外部端口沖突。 例如，/MS(bank1)用作外部 flash 存儲(chǔ)器的引導(dǎo)啟動(dòng)。與/MS2 或/MS3 接口的存儲(chǔ)設(shè)備可能 誤會(huì)片選信號(hào)管腳上的邏輯電平，從而開(kāi)始驅(qū)動(dòng)總線，引起總線沖突。
- 另一個(gè)例子是關(guān)于ADSP-2137xSHARC處理器的RSTOUT/CLKOUT信號(hào)與運(yùn)行重啟功能的 復(fù)用(見(jiàn)圖 1)。在/RESET 信號(hào)啟動(dòng)時(shí)和啟動(dòng)后，該信號(hào)作為 RSOUT 功能。執(zhí)行代碼將該信 號(hào)配置成輸入，運(yùn)行重啟信號(hào)。當(dāng)作為重啟功能使用時(shí)，ADSP-2137x 處理器的 RSTOUT/CLKOUT 信號(hào)應(yīng)該由主機(jī)的開(kāi)漏極輸出驅(qū)動(dòng)。在上電時(shí)以及上電以后，除非軟件 把它配置成輸入，執(zhí)行重啟信號(hào)，這個(gè)信號(hào)都是作為輸出使用。如果此時(shí)將它與活動(dòng)主機(jī) 的開(kāi)漏級(jí)輸出連接，可能導(dǎo)致沖突甚至損壞驅(qū)動(dòng)器。
- 引導(dǎo)存儲(chǔ)設(shè)備片選：ADSP-2106x 和 ADSP-2116x SHARC 處理器具有驅(qū)動(dòng)并行引導(dǎo)存儲(chǔ)設(shè)備的 專(zhuān)用信號(hào)(/BMS[字節(jié)內(nèi)存選擇])。ADSP-2126x 和 ADSP-21362/3/4/5/6 處理器沒(méi)有專(zhuān)門(mén)的引導(dǎo)存 儲(chǔ)設(shè)備選擇信號(hào)，所以，存儲(chǔ)設(shè)備的選擇需要通過(guò)處理器的并口地址驅(qū)動(dòng)。ADSP-21367/8/9 和 ADSP-2137x 處理器的/MS1(內(nèi)存 Bank1 片選)必須用作引導(dǎo)存儲(chǔ)設(shè)備的選擇信號(hào)。引導(dǎo)從 bank1 開(kāi)始。ADSP-21367/8/9 和 ADSP-2137x 處理器沒(méi)有類(lèi)似/BMS 的專(zhuān)用信號(hào)。
 圖1 執(zhí)行重啟操作的電行系統(tǒng)框圖
- „ SDRAM 地址管腳映射以及 DQM 信號(hào)：ADSP-21367/8/9 和 ADSP-2137xSHARC 處理器與 ADSP-21161 處理器相比，具有不同地址管腳映射。使用 32bit 模式時(shí)，連接 ADSP-21367/8/9 和 ADSP-2137xSHARC 處理器的 ADDR1 和 SDRAM 的 ADDR0。使用 16bit 模式時(shí)，連接 ADDR0 到 SDRAM 的 ADDR0。不同于 ADSP-21161 處理器，ADSP-21367/8/9 和 ADSP-2137x 處理器不 支持 DQM。在 SDRAM 上電過(guò)程，一些 SDRAM 需要專(zhuān)門(mén)的 DQM 信號(hào)。對(duì)于這些 SDRAM， 可以在 SDRAM 上電期間，通過(guò)處理器的 flag 管腳驅(qū)動(dòng) DQM 信號(hào)。關(guān)于 ADSP-21367/8/9 的細(xì) 節(jié)請(qǐng)參考 Interfacing 133MHz SDRAM Memory to ADSP-21367 SHARC Processor(EE-286)
|
